A semiconductor device for testing highly integrated semiconductor devices in a compression mode by using a simple circuit and a specific physical pattern without using address data. The semiconductor device contains memory cell arrays and a device for selecting a test pattern input terminal which selects where a test pattern is to be input from among plural lines selected from bit lines and word lines, and a further device for generating a physical pattern which is constructed so that certain data is inputted in the lines selected to receive the test pattern, and so that the data is simultaneously outputted to data buses connected to plural lines other than the selected lines.

Μια συσκευή ημιαγωγών για τις ιδιαίτερα ενσωματωμένες συσκευές ημιαγωγών σε έναν τρόπο συμπίεσης με τη χρησιμοποίηση ενός απλού κυκλώματος και ενός συγκεκριμένου φυσικού σχεδίου χωρίς χρησιμοποίηση των στοιχείων διευθύνσεων. Η συσκευή ημιαγωγών περιέχει τις σειρές κυττάρων μνήμης και μια συσκευή για ένα τερματικό εισαγωγής σχεδίων δοκιμής που επιλέγει όπου ένα σχέδιο δοκιμής πρόκειται να εισαχθεί από μεταξύ των γραμμών πληθυντικού που επιλέγονται από τις γραμμές κομματιών και τις γραμμές λέξης, και μια περαιτέρω συσκευή για ένα φυσικό σχέδιο που κατασκευάζεται έτσι ώστε ορισμένο στοιχείο εισάγεται στις γραμμές που επιλέγονται για να λάβουν το σχέδιο δοκιμής, και έτσι ώστε το στοιχείο είναι ταυτόχρονα στα λεωφορεία στοιχείων που συνδέθηκαν με τις γραμμές πληθυντικού εκτός από τις επιλεγμένες γραμμές.

 
Web www.patentalert.com

< Systems, devices and methods for reviewing selected signal segments

< System and method for maintaining synchronization in a computer storage system

> Memory circuit being capable of compression test

> Power save control device and control method

~ 00061