A computer storage system includes director boards which control transfer of data to and between a host computer, a system cache memory and a disk array. The directors are provided with features which enhance system performance and reliability. A hardware emulation controller permits a high performance processor to be used with existing system circuitry. A control store memory is organized with primary and secondary data areas and primary and secondary parity areas. Data is written to both the primary and secondary areas. A read request accesses data in the primary area and performs a retry in the secondary area in the event of a parity error. A power supply system includes on-board marginable power supplies to facilitate testing and power-up by-pass circuits for protection of sensitive circuitry. A system clock configuration employs primary and secondary clocks to ensure redundancy of synchronized timekeeping.

Un sistema di memoria dell'elaboratore include i bordi del direttore a cui trasferimento di controllo dei dati e fra un elaboratore ospite, un'antememoria del sistema e un allineamento di disc. I direttori sono forniti delle caratteristiche che aumentano le prestazioni e l'affidabilità del sistema. Un regolatore di emulazione dei fissaggi consente un processor di rendimento elevato di essere usato con i circuiti attuali del sistema. Una memoria del deposito di controllo è organizzata con le zone di dati primarie e secondarie e le zone primarie e secondarie di parità. I dati sono redatti sia alle zone primarie che secondarie. Una richiesta colta accede ai dati nella zona primaria e realizza un'altra prova nella zona secondaria in caso di un errore di parità. Un sistema del gruppo di alimentazione include i gruppi di alimentazione marginable di on-bordo per facilitare esaminare ed i circuiti di esclusione inizii ciclo per protezione di circuiti sensibili. Una configurazione dell'orologio del sistema impiega orologi primari e secondari per accertare la sovrabbondanza di timekeeping sincronizzato.

 
Web www.patentalert.com

< Method and apparatus for producing multiple clock signals having controlled duty cycles by controlling clock multiplier delay elements

< Systems, devices and methods for reviewing selected signal segments

> Semiconductor device and testing method of the same

> Memory circuit being capable of compression test

~ 00065