A method and apparatus for producing multiple clock signals having controlled duty cycles and phase relationships includes processing that begins by generating a plurality of delayed clock signals from an input clock signal based on a delay control signal. The processing then continues by producing a first multiple clock signal from a first set of a plurality of delayed clock signals and the input clock signal. The processing then continues by producing a second multiplied clock signal from a second set of the plurality of delayed clock signals, where the second multiplied clock signal is delayed from the first multiplied clock signal in accordance with a delay of at least one of the delayed clock signals. The processing then continues by generating the delayed control signal based on the first multiplied clock signal, where the delay control signal controls delays of the plurality of delayed clock signals.

Метод и прибор для производить множественные сигналы часов контролируя круги обязаностей и отношения участка вклюают обрабатывать то начинают путем производить множественность задержанных сигналов часов от сигнала часов входного сигнала основанного на задерживают сигнал управления. Обрабатывать после этого продолжается путем производить первый множественный сигнал часов от первого комплекта множественности задержанных сигналов часов и сигнала часов входного сигнала. Обрабатывать после этого продолжается путем производить второй умноженный сигнал часов от второго комплекта множественности задержанных сигналов часов, где второй умноженный сигнал часов задержан от первого умноженного сигнала часов в соответствии с задерживает по крайней мере одного из задержанных сигналов часов. Обрабатывать после этого продолжается путем производить задержанный сигнал управления основанный на первом умноженном сигнале часов, где задерживает управления сигнала управления задерживает множественности задержанных сигналов часов.

 
Web www.patentalert.com

< Amplifier with a fan-out variable in time

< Method and apparatus for estimating elmore delays within circuit designs

> Systems, devices and methods for reviewing selected signal segments

> System and method for maintaining synchronization in a computer storage system

~ 00092