A method of accessing a semiconductor memory comprising ferroelectric memory FETs arranged as a matrix to allow write and/or read data to and from only an intended memory cell without the data in not-intended cells being destroyed by the application of a disturbing voltage to not-intended cells, even without providing each cell with a selection element. The method is characterized in that, when data are written to or read from memory cells Q1 through Q4 arranged as a matrix comprising ferroelectric memory FETs each having a ferroelectric layer on the gate side to constitute a semiconductor memory, a voltage of a direction opposite that of the voltage for writing or reading the data is applied, followed by the application of a voltage for writing or reading.

Eine Methode des Zugänglich machens eines Halbleiterspeichers, der die ferroelectric Gedächtnis FETs geordnet werden als Matrix, um zu gewähren enthält, schreiben und/oder gelesene Daten nach und von nur einer beabsichtigten Speicherzelle ohne die Daten in die nicht-beabsichtigten Zellen, die durch die Anwendung einer beunruhigenden Spannung zu nicht-beabsichtigten Zellen zerstört werden, gleichmäßig, ohne jede Zelle mit einem Vorwählerelement zu versehen. Die Methode wird in der, wenn Daten zu geschrieben werden oder von den Speicherzellen Q1 bis Q4 lesen, das als Matrix geordnet wird, die ferroelectric Gedächtnis FETs jeden enthält, der eine ferroelectric Schicht auf der Gatterseite, um einen Halbleiterspeicher festzusetzen hat, eine Spannung einer Richtung gegenüber von der der Spannung für Schreiben gekennzeichnet, oder Messwert die Daten wird angewendet, gefolgt durch die Anwendung einer Spannung für Schreiben oder Messwert.

 
Web www.patentalert.com

< Passive coherent location system and method

< Automatic testing of redundant switching element and automatic switchover

> Fast cycle RAM and data readout method therefor

> Image scanning apparatus

~ 00061