An automated design rule checking software system processes a physical layout file of a circuit design to derive a list of vias needing design rule checks for violations in metal end, enclosure and/or exposure design rules. The process involves selection of vias likely to cause design rule check problems, selection of vias that violate an enclosure design rule, selection of vias violate metal end design rules, and design rule checks on the selected vias. Potentially problematic vias may be identified by expanding the dimensions of existing vias by a first predetermined minimum distance, subtracting out the metal area, and identifying those vias with residual portions remaining as potentially problematic vias. Candidate vias for an enclosure design rule check may be identified by expanding the dimensions of potentially problematic vias by a second predetermined minimum distance, subtracting out the metal area, and identifying those vias with residual portions remaining as violating the enclosure design rules. Candidate vias for a metal end design rule check may be identified by expanding the dimensions (excluding the corner regions) of potentially problematic vias by the first predetermined minimum distance, substracting out the metal area, and identifying those vias with residual portions remaining as violating the metal end design rules.

Uma régua automatizada do projeto que verifica o sistema de software processa uma lima física da disposição de um projeto de circuito para derivar uma lista dos vias que necessitam verificações da régua do projeto para violações na extremidade do metal, no cerco e/ou nas réguas do projeto da exposição. O processo envolve a seleção dos vias provavelmente para causar os problemas da verificação da régua do projeto, seleção dos vias que violate uma régua do projeto do cerco, seleção dos vias violate réguas do projeto do fim do metal, e a régua do projeto verifica nos vias selecionados. Os vias potencial problematic podem ser identificados expandindo as dimensões de vias existentes por uma primeira distância mínima predeterminada, subtraindo para fora da área do metal, e identificando aqueles vias com as parcelas residuais restantes como vias potencial problematic. O candidato que os vias para uma verificação da régua do projeto do cerco podem ser identificados expandindo as dimensões de vias potencial problematic por um segundos predeterminou a distância mínima, subtraindo para fora da área do metal, e identificando aqueles vias com as parcelas residuais restantes como violating o cerco projete réguas. O candidato que os vias para uma verificação da régua do projeto do fim do metal podem ser identificados expandindo as dimensões (excluding as regiões de canto) de vias potencial problematic pelo primeiros predeterminou a distância mínima, substracting para fora da área do metal, e identificando aqueles vias com as parcelas residuais restantes como violating a extremidade do metal projete réguas.

 
Web www.patentalert.com

< Two pole coupling noise analysis model for submicron integrated circuit design verification

< Method and apparatus for information labeling and control

> Coupled noise estimation and avoidance of noise-failure using global routing information

> Computer program language subset validation

~ 00064