A metal wire for a feature of a cell is extended using a grid based on a metal layer of the cell. Each grid element is assigned an "F" designator representing the metal wire being extended, an "E" designator representing blockages to extension of the metal wire, such as metal wires of other features, or a "U" designator representing grid elements that are neither F-designated, nor E-designated grid elements. U-designated grid elements that are neighbors to E-designated grid elements are identified. A minimum length path is defined through the U-designated grid elements that are not neighbors to E-designated grid elements between the cell boundary and a F-designated grid element.

Ein Metalldraht für eine Eigenschaft einer Zelle ist mit einem Rasterfeld ausgedehnt, das auf einer Metallschicht der Zelle basiert. Jedes Rasterfeldelement einen "F" Designator wird zugewiesen, der den Metalldraht darstellen, der ausgedehnt ist, ein "E" Designator, der Blockierungen Verlängerung des Metalldrahts, wie Metalldrähte anderer Eigenschaften oder des "U" Designator darstellt Rasterfeldelemente darstellt, die weder F-gekennzeichnet werden, noch E-gekennzeichnete Rasterfeldelemente. U-gekennzeichnete Rasterfeldelemente, die Nachbarn zu E-gekennzeichneten Rasterfeldelementen sind, werden gekennzeichnet. Ein minimaler Länge Weg wird durch die U-gekennzeichneten Rasterfeldelemente definiert, die nicht Nachbarn zu E-gekennzeichneten Rasterfeldelementen zwischen dem Zellenrand und einem F-gekennzeichneten Rasterfeldelement sind.

 
Web www.patentalert.com

< Method for creating circuit redundancy in programmable logic devices

< Methods for developing an integrated circuit chip design

> Interscalable interconnect

> Apparatus and method for determining a circuit floor plan

~ 00064