A memory device is described which has an n-channel field effect transistor coupled between a memory cell and a data communication line. An NPN bipolar junction transistor is also coupled between the memory cell and the data communication line in parallel to the n-channel access transistor. A base connection of the NPN bipolar junction transistor is described as coupled to a body of the n-channel access transistor. During operation the n-channel field effect transistor is used for writing data to a memory cell, while the NPN bipolar junction transistor is used for read operations in conjunction with a current sense amplifier circuit. The access transistors are described as fabricated as a single vertical pillar.

Een geheugenapparaat wordt beschreven dat een n-channel gebiedseffect transistor heeft die tussen een geheugencel en een gegevenscommunicatielijn wordt gekoppeld. Een NPN bipolaire verbindingstransistor wordt ook gekoppeld tussen de geheugencel en de gegevenscommunicatielijn tegelijkertijd parallel met de n-channel toegangstransistor. Een basisverbinding van de NPN bipolaire verbindingstransistor wordt beschreven zoals die aan een lichaam van de n-channel toegangstransistor wordt gekoppeld. Tijdens verrichting wordt de n-channel gebiedseffect transistor gebruikt voor het schrijven van gegevens aan een geheugencel, terwijl de NPN bipolaire verbindingstransistor voor gelezen verrichtingen samen met een huidige kring van de betekenisversterker wordt gebruikt. De toegangstransistors worden beschreven zo vervaardigd zoals één enkele verticale pijler.