Folded bit line pairs are provided corresponding to the respective MTJ Magnetic Tunnel Junction) memory cell columns. Two bit lines forming each bit line pair are respectively coupled through a corresponding column selection gate to two data lines forming a data I/O line pair DI/OP. In the data write operation, an equalizing transistor provided corresponding to the respective bit line is turned ON to short-circuit the two bit lines. A data write current control circuit sets one of the two data lines to one of a high potential state and a low potential state as well as sets the other data line to the other potential state, whereby the direction of a data write current flowing though the bit line pair as reciprocating current can be easily controlled according to the write data level.

A linha dobrada pares do bocado é corresponder fornecido às colunas magnéticas respectivas da pilha de memória da junção do túnel de MTJ). Duas linhas do bocado que dão forma a cada linha par do bocado são acopladas respectivamente através de uma porta correspondente da seleção da coluna a duas linhas de dados que dão forma a uma linha par DI/OP dos dados I/O. Nos dados escreva a operação, um transistor igualando corresponder fornecido à linha respectiva do bocado é girado SOBRE para short-circuit as duas linhas do bocado. Uns dados escrevem os jogos um do circuito de controle da corrente das duas linhas de dados a um de um estado potencial elevado e de um estado potencial baixo as.well.as jogos a outra linha de dados ao outro estado potencial, por meio de que o sentido de uns dados escreve a corrente que flui though a linha par do bocado como reciprocating a corrente pode fàcilmente ser controlado de acordo com o nível de dados da escrita.

 
Web www.patentalert.com

< MRAM architecture and system

< Memory tile for use in a tiled memory

> Intelligent network interface system and method for accelerated protocol processing

> Electronic driver circuit for word lines in a memory matrix, and memory apparatus

~ 00066