A plurality of memory tiles (22) are arranged to form a tiled memory array (12) in an integrated circuit device (400). In accordance with the present invention, each of the memory tiles (22) in the tiled memory array (12) has charge source circuitry (24) to provide the sufficient reference voltages for proper operation of the memory tile (22). In addition, each memory tile (22) may include local error detection and correction circuitry (36b). To facilitate reliable operation, each memory tile may also include redundant rows and/or columns, and appropriate redundancy control circuitry (32c', 32c").

Μια πολλαπλότητα των κεραμιδιών μνήμης (22) κανονίζεται για να διαμορφώσει μια κεραμωμένη σειρά μνήμης (12) σε μια συσκευή ολοκληρωμένων κυκλωμάτων (400). Σύμφωνα με την παρούσα εφεύρεση, κάθε ένα από τα κεραμίδια μνήμης (22) στην κεραμωμένη σειρά μνήμης (12) έχει τα στοιχεία κυκλώματος πηγής δαπανών (24) για να παρέχει τις ικανοποιητικές τάσεις αναφοράς για την κατάλληλη λειτουργία του κεραμιδιού μνήμης (22). Επιπλέον, κάθε κεραμίδι μνήμης (22) μπορεί να περιλάβει τα τοπικά στοιχεία κυκλώματος ανίχνευσης και διορθώσεων λάθους (36b). Για να διευκολύνει την αξιόπιστη λειτουργία, κάθε κεραμίδι μνήμης μπορεί επίσης να περιλάβει τις περιττές σειρές ή/και τις στήλες, και τα σχετικά στοιχεία κυκλώματος ελέγχου πλεονασμού (32c ", 32c").