A method and apparatus for evaluating an integrated circuit design to determine the effective wire resistance at a receiver node of a receiver gate disposed in a network in the integrated circuit. The rules checker apparatus comprises a computer capable of being configured to execute a rules checker program which analyzes information relating to the integrated circuit to calculate the effective wire resistance at the receiver node. The rules checker of the present invention traverses a path from the output node of the driver gate to the receiver node of the receiver gate and recursively sums the values of the parasitic resistances encountered along the path to maintain a total resistance value. Once the rules checker determines that the receiver node has been reached, the rules checker determines that the total resistance value equals the effective wire resistance at the receiver node. The rules checker also is capable of determining whether or not a path being traversed is a false path, i.e., a path that does not lead to the receiver node. When the rules checker determines that a path being traversed does not lead to the receiver node, the total resistance value is set to 0 so that the parasitic resistances along a false path are not taken into account in calculating the effective wire resistance at the receiver node.

Eine Methode und ein Apparat für das Auswerten einer integrierten Schaltung entwerfen, den wirkungsvollen Leitung Widerstand an einem Empfängernullpunkt eines Empfängergatters festzustellen, das in einem Netz in der integrierten Schaltung abgeschaffen wird. Der Richtlinien Kontrolleurapparat enthält einen Computer, der zu zusammengebaut werden fähig ist, zum eines Richtlinien Kontrolleurprogramms durchzuführen, das Informationen in bezug auf die integrierte Schaltung analysiert, um den wirkungsvollen Leitung Widerstand am Empfängernullpunkt zu errechnen. Der Richtlinien Kontrolleur der anwesenden Erfindung überquert einen Weg vom Ausgang Nullpunkt des Treibergatters zum Empfängernullpunkt des Empfängergatters und summiert rekursiv die Werte der parasitschen Widerstände, die entlang dem Weg angetroffen werden, um einen Gesamtwiderstand Wert zu behalten. Sobald der Richtlinien Kontrolleur feststellt, daß der Empfängernullpunkt erreicht worden ist, stellt der Richtlinien Kontrolleur fest, daß der Gesamtwiderstand Wert dem wirkungsvollen Leitung Widerstand am Empfängernullpunkt entspricht. Der Richtlinien Kontrolleur ist auch zur Bestimmung fähig, ob oder nicht ein Weg, der überquert wird, ein falscher Weg d.h. ein Weg ist, der nicht zu den Empfängernullpunkt führt. Wenn der Richtlinien Kontrolleur feststellt, daß ein Weg, der überquert wird, nicht zu den Empfängernullpunkt führt, wird der Gesamtwiderstand Wert bis 0 eingestellt, damit die parasitschen Widerstände entlang einem falschen Weg in Betracht nicht gezogen werden, wenn man den wirkungsvollen Leitung Widerstand am Empfängernullpunkt errechnet.

 
Web www.patentalert.com

< Method and apparatus for evaluating the design quality of network nodes

< Method and apparatus for evaluating the design quality of network nodes

> Method and system for identifying dynamic NAND or NOR gates from a netlist

> Built-in self test for content addressable memory

~ 00066