A system and method of testing processor boards in which a test path is created by setting switches in distribution hubs and the devices under test. Test signals are sent through the test path and errors in the signals are used to identify faulty boards. The distribution hubs of an embodiment can detect, report and eliminate errors in the test signals. A command path from a host to the distribution hubs and devices under test is provided through a multi-terminal connector. The command path is preferably separate from the test path. A test signal generator may be included. The system may be particularly adapted for fiber channel testing.

Ein System und eine Methode der Prüfung des Prozessors verschalt in, welchem ein Testweg verursacht wird, indem man Schalter in den Verteilung Naben und die Vorrichtungen unter Test einstellt. Testsignale werden durch den Testweg gesendet und Störungen in den Signalen werden verwendet, um fehlerhafte Bretter zu kennzeichnen. Die Verteilung Naben einer Verkörperung können über Störungen in den Testsignalen ermitteln, berichten und beseitigen. Ein Befehl Weg von einem Wirt zu den Verteilung Naben und von den Vorrichtungen unter Test wird durch einen Multiterminalstecker zur Verfügung gestellt. Der Befehl Weg ist vorzugsweise getrennt von dem Testweg. Ein Testwertgeber kann enthalten sein. Das System kann für die Faserführung Prüfung besonders angepaßt werden.