A packet-based dynamic random access memory ("DRAM") device incorporating an on-chip row register cache which is functional to reduce the initial device latency, reduce "page miss" latency and reduce chip layout overhead by reducing bus sizes and the level of required multiplexing and demultiplexing compared to Rambus.RTM. Direct RDRAM.TM. (trademarks, of Rambus, Inc., Mountain View, Calif.) devices. In accordance with an embodiment of the present invention, the row register cache and a separate write path, or bus, are integrated into each DRAM bank serving to improve DRAM latency parameters and pipeline burst rate. The row register holds "read" data during burst reads to allow hidden precharge and same bank activation to minimize "page miss" latency. The faster pipelined burst rate simplifies Direct RDRAM multiplexer/demultiplexer logic and reduces internal data bus size by 50%.

Een op pakket-gebaseerd dynamisch apparaat dat van het directe toeganggeheugen ("DRAM") een het registergeheim voorgeheugen opneemt van de op-spaanderrij dat functioneel is om de aanvankelijke apparatenlatentie te verminderen, de latentie "van paginajuffrouw" te verminderen en de overheadkosten van de spaanderlay-out te verminderen door busgrootte en het niveau te verminderen van het vereiste simultaan overseinen en demultiplexing in vergelijking met Rambus. RTM. Directe RDRAM. TM. (handelsmerken, van Rambus, Inc., de Mening van de Berg, Calif.) apparaten. Overeenkomstig een belichaming van de onderhavige uitvinding, schrijven het geheime voorgeheugen van het rijregister en afzonderlijk weg, of bus, zijn geïntegreerd in elke DRAM bank die DRAM latentieparameters dient te verbeteren en de pijpleiding barstte tarief. Het rijregister houdt het "gelezen" gegeven tijdens uitbarsting leest om verborgen voorlading en zelfde bankactivering toe te staan om de latentie "van paginajuffrouw" te minimaliseren. Het sneller in een pijpleiding vervoerde uitbarstingstarief vereenvoudigt Directe multiplextelegraaf RDRAM/demultiplexer logica en vermindert de interne grootte van de gegevensbus door 50%.