A method and apparatus for testing a plurality arrays on a processor with an on chip built in self test engine on the processor. A subset of the plurality arrays on the processor is selected for testing using a control mechanism to selectively enable testing of the subset. Data patterns from the on chip built in self test engine are sent to the plurality arrays on the processor. A response is received at the on chip built in self test engine from the plurality arrays. The response from the plurality arrays is compared to an expected response using the on chip built in self test engine.

Un método y un aparato para los órdenes de prueba de una pluralidad en un procesador con encendido una viruta construido en motor de autoprueba en el procesador. Un subconjunto de los órdenes de la pluralidad en el procesador se selecciona para probar usando un mecanismo del control para permitir selectivamente la prueba del subconjunto. Los patrones de los datos encendido de la viruta construidos en motor de autoprueba se envían a los órdenes de la pluralidad en el procesador. Una respuesta se recibe en encendido la viruta construida en motor de autoprueba de los órdenes de la pluralidad. La respuesta de los órdenes de la pluralidad se compara a una respuesta prevista usando encendido la viruta construida en motor de autoprueba.