Disclosed are novel methods and apparatus for efficiently providing critical path analysis of a design. In an embodiment, an apparatus disclosed can assist in creating a single critical path schematic which can be used to simulate both rising and falling edge delays. This saves time as only one schematic and one simulation is required instead of the two generally required.

Sono rilevati i metodi e le apparecchiature del romanzo per efficientemente fornire l'analisi del percorso critico di un disegno. In un incorporamento, un apparecchio rilevato può aiutare nella generazione dello schema singolo del percorso critico che può essere usato per simulare sia aumentare che il bordo cadente fa ritardare. Ciò salva il tempo mentre soltanto uno schema ed una simulazione è richiesto anziché i due richiesti generalmente.

 
Web www.patentalert.com

< Method and product for debugging a target java virtual machine having no debug information therein

< Dynamic selection/definition of which class/methods should or should not be jit'ed using information stored in a jar file

> Method for adding scan controllability and observability to domino CMOS with low area and delay overhead

> Method and apparatus for selectively enabling and disabling functions on a per array basis

~ 00092