The present invention relates to a scheduling method and apparatus for high-level synthesis of a circuit which is represented by an operation description. The method includes calculating a probability for each of a plurality of nodes included in a control flow graph to be assigned to a time step and calculating a sum of the probabilities for each time step. For each node having a scheduling candidate in a time step for which the sum of probabilities is maximum, an estimated value of an area of the circuit is calculated with the node having been temporarily assigned to the scheduling candidate and a combination of a node and a scheduling candidate for which the estimated value is maximum is retrieved. Finally, a list of scheduling candidates of the node in the combination is narrowed down by excluding the scheduling candidate in the combination from the list of scheduling candidates of the node in the combination.

La presente invenzione riguarda un metodo e un apparecchio di programmazione per la sintesi ad alto livello di un circuito che è rappresentato da una descrizione di funzionamento. Il metodo include la calcolazione della probabilità per ciascuna di una pluralità di nodi inclusi in un grafico di flusso di controllo da assegnare ad un punto di tempo e calcolando una somma delle probabilità per ogni volta faccia un passo. Per ogni nodo che ha un candidato di programmazione ad un punto di tempo per cui la somma delle probabilità è massima, un valore valutato di una zona del circuito è calcolato con il nodo temporaneamente che è assegnato al candidato di programmazione e una combinazione di un nodo e di un candidato di programmazione per cui il valore valutato è massimo è richiamata. Per concludere, una lista dei candidati di programmazione del nodo nella combinazione è limitata giù escludendo il candidato di programmazione nella combinazione dalla lista dei candidati di programmazione del nodo nella combinazione.