An execution unit is provided for executing a first instruction which includes an opcode field, a first operand field, and a second operand field. The execution unit includes a first input register for receiving a first operand specified by a value of the first operand field, and a second input register for receiving a second operand specified by a value of the second operand field. The execution unit further includes a comparator unit which is coupled to receive a value of the opcode field for the first instruction. The comparator unit is also coupled to receive the first and second operand values from the first and second input registers, respectively. The execution further includes a multiplexer which receives a plurality of inputs. These inputs include a first constant value, a second constant value, and the values of the first and second operand. If the decoded opcode value received by the comparator indicates that the first instruction is either a compare or extreme value function, the comparator conveys one or more control signals to the multiplexer for the purpose of selecting an output of the multiplexer as the result of the first instruction. If the first instruction is one of a plurality of extreme value instructions, the one or more control signals conveyed by the comparator unit select between the first operand and second operand to determine the result of the first instruction. If the first instruction is one of a plurality of compare instructions, the one or more control signals conveyed by the comparator unit select between the first and second constant value to determine the result of the first instruction. In another embodiment, a similar execution unit is provided which handles vector operands.

Un'unità di esecuzione è fornita per l'esecuzione della prima istruzione che include un campo del opcode, un primo campo di operando e un secondo campo di operando. L'unità di esecuzione include un primo registro dell'input per la ricezione del primo operando specificato da un valore del primo campo di operando e un secondo registro dell'input per la ricezione del secondo operando specificato da un valore del secondo campo di operando. L'unità di esecuzione ulteriore include un'unità del comparatore che coppia per ricevere un valore del campo del opcode per la prima istruzione. L'unità del comparatore inoltre coppia per ricevere il primo ed i secondi valori di operando dal primo e secondo input registra, rispettivamente. L'esecuzione ulteriore include un multiplexor che riceve una pluralità di input. Questi input includono un primo valore costante, un secondo valore costante ed i valori del primo e secondo operando. Se il valore decodificato del opcode ricevuto dal comparatore indica che la prima istruzione è un confront o funzione estrema di valore, il comparatore trasporta uno o più segnali di controllo al multiplexor allo scopo di selezionare un'uscita del multiplexor come il risultato della prima istruzione. Se la prima istruzione è una di una pluralità di istruzioni estreme di valore, gli uno o più segnali di controllo hanno trasportato dall'unità del comparatore prescelta fra il primo operando ed il secondo operando per determinare il risultato della prima istruzione. Se la prima istruzione è una di una pluralità di confronti le istruzioni, gli uno o più segnali di controllo trasportati dall'unità del comparatore prescelta fra il primo e secondo valore costante per determinare il risultato della prima istruzione. In un altro incorporamento, un'unità simile di esecuzione è fornita che maneggia gli operandi di vettore.