One embodiment of the present invention provides a system that facilitates prototyping asynchronous circuits. The system first receives a design of an asynchronous circuit, which includes asynchronous cells. The system maps the asynchronous cells of the asynchronous circuit onto clocked synchronous cells within a logic array or programmable logic array device such as standard-cell gate-arrays and field-programmable gate-arrays. The mapping delays the generation of the asynchronous clock events until the next clock event, thus preserving the full functionality of the asynchronous circuit. The system then implements the mapped circuit on the synchronous device to perform the functions that are mapped from the asynchronous circuit. Finally, the system operates the synchronous device, and the results of operating the synchronous device are used to verify the design of the asynchronous circuit.

Één belichaming van de onderhavige uitvinding verstrekt een systeem dat prototyping asynchrone kringen vergemakkelijkt. Het systeem ontvangt eerst een ontwerp van een asynchrone kring, die asynchrone cellen omvat. Het systeem brengt de asynchrone cellen van de asynchrone kring op geklokte synchrone cellen binnen een logicaserie in kaart of het programmeerbare apparaat van de logicaserie zoals standaard-cel poort-series en gebied-programmeerbare poort-series. De afbeelding vertraagt de generatie van de asynchrone klokgebeurtenissen tot de volgende klokgebeurtenis, waarbij de volledige functionaliteit van de asynchrone kring wordt bewaard. Het systeem voert dan de in kaart gebrachte kring op het synchrone apparaat uit om de functies uit te oefenen die van de asynchrone kring in kaart worden gebracht. Tot slot stelt het systeem het synchrone apparaat in werking, en de resultaten van het in werking stellen van het synchrone apparaat worden gebruikt om het ontwerp van de asynchrone kring te verifiëren.