The data flows of a system are allocated an arithmetic or logical function per function block (ALU-block), forming a RAM control. The ALU-blocks are specialized according to individual processing tasks of the data flows. The current status of the Ram address and RAM output data are recoupled with the ALU-blocks. During operation, the ALU-blocks alternately produce write accesses to the RAM and read accesses of all the ALU blocks can occur with every cycle, thereby controlling the outgoing signal lines of the data flows. Registers are inserted in such a way that the ALU-blocks are placed between register levels to ensure that test patterns are generated automatically with existing CAE programs. The low use of test structures guarantees that the base circuit has good testability with a minimal test pattern rate at an early stage of the circuit design. The inventive circuit structure can also be configured as a digital signal processor.

Les flux de données d'un système sont assignés une fonction arithmétique ou logique par bloc de fonction (ALU-bloquez), formant une commande de RAM. ALU-bloque sont spécialisés selon le traitement individuel charge des flux de données. Les données d'état actuel de l'adresse de RAM et de rendement de RAM sont raccordées avec ALU-bloquent. Lors du fonctionnement, ALU-bloque alternativement le produit écrivent des accès à la RAM et les accès lus de tous les blocs d'ALU peuvent se produire avec chaque cycle, commandant de ce fait les lignes sortantes des flux de données. Des registres sont insérés de telle manière qu'ALU-bloque soient placés entre les niveaux de registre pour s'assurer que des cartes-test sont produites automatiquement avec des programmes existants de IAO. La basse utilisation des structures d'essai garantit que le circuit bas a le bon testability avec un taux minimal de carte-test à une première partie de la conception de circuit. La structure inventive de circuit peut également être configurée comme processeur de signal numérique.