A method for designing routes for multilevel interconnections in a semiconductor device having at least a field effect transistor having a gate electrode, where the route extends between a diffusion region and the gate electrode. Each interconnection connected to the gate electrode is given an area which does not exceed a predetermined antenna effect reference value by inserting a buffer, such as a logic gate, into the interconnection on the same level as the interconnection.

Eine Methode für das Entwerfen der Wege für Mehrebenenverbindungen in einem Halbleiterelement, das mindestens einen auffangeneffekttransistor hat, eine Gate-Elektrode zu haben, in der der Weg zwischen einer Diffusion (Zerstäubung) Region und der Gate-Elektrode verlängert. Jede Verbindung schloß an die Gate-Elektrode wird gegeben einen Bereich an, der einen vorbestimmten Antenne Effekt-Bezugswert nicht übersteigt, indem es einen Puffer, wie ein Logikgatter, in die Verbindung auf dem gleichen Niveau wie die Verbindung einsetzt.