When one clock signal (CLK) is output, the following operations are performed: an input data signal D is latched by a data latch; a detection-type signal K is latched by a signal latch; the input data signal D is input to a 1 detecting circuit and a 0 detecting circuit, which are connected in parallel, while the data latch holds the input data signal D; for example, a 1 detection process for detecting that bit data changes from 0 to 1 or a 0 detection process for detecting that bit data changes from 1 to 0 is performed; and either a 1 detection or a 0 detection output operation, which is selected by a selector circuit 27, is performed. As a result, a bit search process is quickly performed.

Когда один сигнал часов (CLK), following деятельности выполнены: сигнал д входных данных заперт на задвижку защелкой данных; сигнал к обнаружени-tipa заперт на задвижку защелкой сигнала; сигнал д входных данных input к 1 обнаруживая цепи и 0 обнаруживая цепям, которая подключены параллельно, пока защелка данных держит сигнал д входных данных; например, 1 процесс обнаружения для обнаруживать что данные по бита изменяют от 0 к 1 или 0 процессов обнаружения для обнаруживать что выполнены изменения данным по бита от 1 до 0; и или выполнены 1 обнаружение или 0 деятельностей выхода обнаружения, которые выбрана цепью 27 селектора. В результате, процесс поиска бита быстро выполнен.