A controller for a random access memory has control logic, including an arbiter that detects a status of outstanding memory references. The controller selects a memory reference from one of a plurality queues of memory references. The control logic is responsive to a memory reference chaining bit that when set allows for special handling of contiguous memory references, such that the arbiter services a same queue until the chaining bit is cleared.

Een controlemechanisme voor een directe toeganggeheugen heeft controlelogica, met inbegrip van een leidende figuur die een statuut van opmerkelijke geheugenverwijzingen ontdekt. Het controlemechanisme selecteert een geheugenverwijzing van één van een meerderheid een rij vormt van geheugenverwijzingen. De controlelogica is ontvankelijk voor een geheugenverwijzing ketenend beetje dat wanneer de reeks voor speciale behandeling van aangrenzende geheugenverwijzingen, dusdanig dat de leidende figuurdiensten toestaat een zelfde rij tot het het ketenen beetje wordt ontruimd.

 
Web www.patentalert.com

< Inhibiting starvation in a multitasking operating system

< System for determining web application vulnerabilities

> Data storage system having crossbar switch with multi-staged routing

> Fibre channel data storage system fail-over mechanism

~ 00070