The present invention provides a method and a computer system that compares a portion of a signal and information transferred from a cache memory, while the information is in transit from the cache memory. The information may be routed differently depending on the outcome of the compare. Specifically, the information may be delivered to a memory bus when it matches the portion of the signal and when the signal is a read command. Alternatively, the information may not be delivered to a memory bus when it matches the portion of the signal and when the signal is a write command. If the information does not match the portion of the signal, it may be transferred to a main memory via a memory bus. The information may be compared to the portion of the signal for a first time interval, and the portion of the signal may be compared to the information for a second time interval. The information may be transferred from the cache memory on a first clock signal, while the signal is provided by the memory bus on a second clock signal asynchronous with the first clock signal.

Η παρούσα εφεύρεση παρέχει μια μέθοδο και ένα συγκρότημα ηλεκτρονικών υπολογιστών που συγκρίνει μια μερίδα ενός σήματος και πληροφοριών που μεταφέρονται από μια μνήμη κρύπτης, ενώ οι πληροφορίες είναι κατά τη μεταφορά από τη μνήμη κρύπτης. Οι πληροφορίες μπορούν να καθοδηγηθούν διαφορετικά ανάλογα με την έκβαση συγκρίνουν. Συγκεκριμένα, οι πληροφορίες μπορούν να παραδοθούν σε ένα λεωφορείο μνήμης όταν ταιριάζουν με τη μερίδα του σήματος και όταν το σήμα είναι μια διαβασμένη εντολή. Εναλλακτικά, οι πληροφορίες δεν μπορούν να παραδοθούν σε ένα λεωφορείο μνήμης όταν ταιριάζουν με τη μερίδα του σήματος και όταν το σήμα είναι α γράφει την εντολή. Εάν οι πληροφορίες δεν ταιριάζουν με τη μερίδα του σήματος, μπορεί να μεταφερθεί σε μια κύρια μνήμη μέσω ενός λεωφορείου μνήμης. Οι πληροφορίες μπορούν να συγκριθούν με τη μερίδα του σήματος για ένα πρώτο διάστημα φορά, και η μερίδα του σήματος μπορεί να συγκριθεί με τις πληροφορίες για ένα χρονικό διάστημα δευτερολέπτου. Οι πληροφορίες μπορούν να μεταφερθούν από τη μνήμη κρύπτης για ένα πρώτο σήμα ρολογιών, ενώ το σήμα παρέχεται με το λεωφορείο μνήμης σε ένα δεύτερο σήμα ρολογιών ασύγχρονο το πρώτο σήμα ρολογιών.

 
Web www.patentalert.com

< Data cache system

< System controller with Integrated low latency memory using non-cacheable memory physically distinct from main memory

> Method and system for controlling internal busses to prevent bus contention during internal scan testing

> Apparatus and method for providing downloadable code for use in communicating with a device in a distributed system

~ 00070