A dummy cell includes a plurality of first memory cells MC for storing "1" or "0", arranged at points of intersection between a plurality of word lines WR0 to WR7 and a plurality of first data lines D0 to D7, a plurality of first dummy cells MCH for storing "1" or "0", arranged at points of intersection between the word lines WR0 to WR7 and a first dummy data line, and a plurality of second dummy cells MCL for storing "0", arranged at points of intersection between the word lines WR0 to WR7 and a second dummy data line DD1.

Eine blinde Zelle schließt eine Mehrzahl der ersten Speicherzellen MC für die Speicherung "1" oder "0" ein, geordnet an den Koinzidenzpunkten zwischen einer Mehrzahl der Wortlinien WR0 zu WR7 und eine Mehrzahl der ersten Datenleitungen} zu D7, eine Mehrzahl der ersten blinden Zellen MCH für die Speicherung "1" oder "0", geordnet an den Koinzidenzpunkten zwischen den Wortlinien WR0 zu WR7 und eine erste blinde Datenleitung und eine Mehrzahl der zweiten blinden Zellen MCL für die Speicherung "0", geordnet an den Koinzidenzpunkten zwischen den Wortlinien WR0 zu WR7 und zu einer zweiten blinden Datenleitung DD1.

 
Web www.patentalert.com

< Memory protection system and method for computer architecture for broadband networks

< Nonvolatile magnetic storage device

> High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines

> Integrated memory with memory cell array

~ 00071