In a semiconductor memory device, a plurality of memory cells is coupled in series to form a memory cell block, which data is read out and data is written in, each memory cell having a cell transistor for selecting the memory cell and a ferroelectric capacitor coupled between a source and a drain of the cell transistor. The word line is coupled to a gate of the cell transistor. The memory cell block selection transistor is coupled to one terminal of the memory cell block of the plurality of memory cells. The bit line is coupled to the memory cell block selection transistor. The plate line is coupled to the other terminal of the memory cell block of the plurality of memory cells. The word line control circuit controls the word line to keep the cell transistor selected even after the memory cell block selection transistor is turned off.

In een apparaat van het halfgeleidergeheugen, wordt een meerderheid van geheugencellen gekoppeld in reeks om een blok van de geheugencel te vormen, dat het gegeven wordt voorgelezen en het gegeven in wordt geschreven, elke geheugencel die een celtransistor voor het selecteren van de geheugencel en een ferroelectric condensator heeft die tussen een bron en een afvoerkanaal van de celtransistor wordt gekoppeld. De woordlijn wordt gekoppeld aan een poort van de celtransistor. De transistor van de het blokselectie van de geheugencel wordt gekoppeld aan één terminal van het blok van de geheugencel van de meerderheid van geheugencellen. De beetjelijn wordt gekoppeld aan de transistor van de het blokselectie van de geheugencel. De plaatlijn wordt gekoppeld aan de andere terminal van het blok van de geheugencel van de meerderheid van geheugencellen. De de controlekring van de woordlijn controleert de woordlijn om de celtransistor geselecteerd te houden zelfs nadat de transistor van de het blokselectie van de geheugencel wordt uitgezet.