An apparatus performs a process for partitioning a netlist. The process picks a unique color for each clock and traverses the clock tree coloring the latches in support of that clock tree with that color. The process then colors the fanout logic cones for each latch and notes any coloring collisions. In the case of a multicolored gate, the process retimes the network by moving the terminating latch backwards, towards the collision, to enable single coloring of the gate. The process then performs a depth-first search on the fanout logic of each primary input to the first latch encountered or a primary output. If a primary output is encountered, the path is colored with a color representing the free-run domain. Otherwise, the process colors the path with the color of the terminating latch. Next, the process duplicates the fanin cones for remaining multicolored gates so that a copy of the logic can be incorporated with each independent domain.

Un aparato realiza un proceso para repartir un netlist. El proceso escoge un color único para cada reloj y atraviesa el árbol del reloj que colorea los cierres en ayuda de ese árbol del reloj con ese color. El proceso después colorea los conos de la lógica del fanout para cada cierre y observa cualquier colisión del colorante. En el caso de una puerta multicolora, los retimes de proceso la red moviendo el cierre que termina al revés, hacia la colisión, para permitir el solo colorante de la puerta. El proceso entonces realiza una profundidad-primera búsqueda en la lógica del fanout de cada entrada primaria al primer cierre encontrado o a una salida primaria. Si se encuentra una salida primaria, la trayectoria se colorea con un color que representa el dominio free-run. Si no, el proceso colorea la trayectoria con el color del cierre que termina. Después, el proceso duplica los conos del fanin para las puertas multicoloras restantes para poder incorporar una copia de la lógica con cada dominio independiente.

 
Web www.patentalert.com

< System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values

< Method for detecting lack of synchronism in VLSI designs during high level simulation

> Small memory footprint system and method for separating applications within a single virtual machine

> Method and apparatus for inserting data prefetch operations using data flow analysis

~ 00072