A method for detecting lack of synchronism during high level simulation of VLSI designs in which asynchronous clock domains (100 and 110) must coexist, which does not require knowledge of hardware target technology delays, and can be carried out by a small computer. The circuit design simulator is adapted to apply a value (A) representative of an unstable state to clock domain interface outputs (O'.sub.1) at each pulse of the clocks (clock 1) associated to clock domains used as interface inputs (100), during a predetermined time (T.sub.A). Thus, even though unstable states are very short regarding the clock periods and so are very difficult to detect in simulation, the method of the invention allows for detection of all potential synchronism failures. When sampling the value representative of an unstable state, the simulator may forewarn the user, store information and/or launch a standard local static analysis to determine whether or not the detected potential synchronism failure is a circuit design bug.

Een methode om gebrek aan synchronisme tijdens simulatie op hoog niveau van de ontwerpen te ontdekken van VLSI waarin asynchrone klokdomeinen (100 en 110) moeten coëxisteren, wat geen kennis van de technologievertragingen van het hardwaredoel vereist, en kunnen door een kleine computer worden uitgevoerd. De simulator van het kringsontwerp wordt aangepast om een waarde (A) representatief voor een onstabiele staat op de interfaceoutput van het klokdomein toe te passen (O'.sub.1) bij elke impuls van de klokken (klok 1) bijbehorend aan klokdomeinen die als interfaceinput (100 worden gebruikt), tijdens een vooraf bepaalde tijd (T.sub.A). Aldus, alhoewel de onstabiele staten zeer kort betreffende de klokperiodes zijn en zo zeer moeilijk om in simulatie zijn te ontdekken, staat de methode van de uitvinding voor opsporing van alle potentiële synchronismemislukkingen toe. Wanneer het bemonsteren van de waarde representatief voor een onstabiele staat, kan de simulator de gebruiker van te voren waarschuwen, slaat informatie op en/of lanceert een standaard lokale statische analyse om te bepalen al dan niet de ontdekte potentiële synchronismemislukking een insect van het kringsontwerp is.

 
Web www.patentalert.com

< Invention to allow hierarchical logical-to-physical checking on chips

< System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values

> Method, apparatus, and program for multiple clock domain partitioning through retiming

> Small memory footprint system and method for separating applications within a single virtual machine

~ 00072