A warmswap operation to replace modules in a mirrored cache system has been accomplished by disabling mirrored write operations in the cache system; testing the replacement memory module in the cache system; and restoring the mirrored data in the cache system. The restoring operation is accomplished by first quiescing write operations to stop writing data in the cache system not backed up in non-volatile data storage. Then data is copied from surviving memory modules to the replacement module, and the cooperative interaction of the surviving memory modules with the replacement memory module is validated. The validating operation verifies the cache modules are ready and the controllers are synchronized. After validation the quiesced write operations are un-quiesced, and mirrored-write operations for the cache system are enabled.

Une opération de warmswap pour remplacer des modules dans un système reflété de cachette a été accomplie par la neutralisation reflétée écrivent des opérations dans le système de cachette ; essai du module de mémoire de remplacement dans le système de cachette ; et reconstituant les données reflétées dans le système de cachette. L'opération de reconstitution est accomplie en se calmant d'abord écrivent des opérations aux données d'écriture d'arrêt dans le système de cachette non soutenu dans le stockage de données non-volatile. Alors des données sont copiées des modules de mémoire de survie au module de rechange, et l'interaction coopérative des modules de mémoire de survie avec le module de mémoire de remplacement est validée. L'opération validante vérifie que les modules de cachette sont prêts et les contrôleurs sont synchronisés. Après que de validation calmés écrivent des opérations un-sont calmées, et refléter-écrivent des opérations pour le système de cachette sont permises.

 
Web www.patentalert.com

< Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system

< Warmswap of failed memory modules and data reconstruction in a mirrored writeback cache system

> Delayed secure data retrieval

> Dual-timer process control system

~ 00072