An EQUATE property is introduced into the layout cell data for a layout design to identify the schematic to which the layout design corresponds. Rather than exploding the layout cell up to the next level for flat checking because the equivalent schematic is not known, the layout cell instances may then be checked hierarchically, with one instance checked internally for compliance with design rules and the like while the remaining instances are merely checked for proper connection to neighboring cells. New layout cell designs may therefore be created as the need arises during layout without requiring schematic checking tools to be rerun.

Eine GLEICHSTELLUNG Eigenschaft wird in die Planzelle Daten eingeführt, damit ein Plandesign das Diagramm kennzeichnet, dem das Plandesign entspricht. Anstatt, die Planzelle bis zum folgenden Niveau für die flache Überprüfung explodierend, weil das gleichwertige Diagramm nicht bekannt, können die Planzelle Fälle dann hierarchisch überprüft werden, wenn ein Fall innerlich auf Befolgung überprüft ist, mit Designrichtlinien und dergleichen, während die restlichen Fälle bloß auf korrekten Anschluß zu den benachbarten Zellen überprüft werden. Neue Planzelle Designs können während des Plans folglich falls notwendig verursacht werden, ohne das Diagramm zu erfordern, welches die wieder laufen gelassen zu werden überprüft Werkzeuge.

 
Web www.patentalert.com

< Invention to allow multiple layouts for a schematic in hierarchical logical-to-physical checking on chips

< Invention to allow multiple layouts for a schematic in hierarchical logical-to-physical checking on chips

> Simulator-independent system-on-chip verification methodology

> Cage for dynamic attach testing of I/O boards

~ 00073