A burn-in process is provided for a memory array having redundant bits and addressable storage locations. The burn-in process includes the steps of raising the temperature of the memory array to a pre-determined temperature, testing all bits in the array, detecting faulty bits and operable bits, replacing faulty bits with redundant operable bits, correcting any defects in the array in-situ, and lowering the temperature of the memory array to ambient temperature to complete the burn-in process. An apparatus for carrying out the above process is provided that includes a test circuit for generating a test pattern and for applying the test pattern to the memory array so as to test all bits within the memory array. A comparison circuit, coupled to the test circuit and adapted to couple to the memory array, compares an actual response and an expected response of the memory array to the test pattern and detects faulty and operable bits based thereon. A failed address buffer register, coupled to the comparison circuit and to the test circuit, stores an address of each addressable storage location that has a faulty bit. Sparing control logic, coupled to the failed address buffer register and adapted to couple to the memory array, reads out each address stored by the failed address buffer register and replaces each faulty bit with a redundant operable bit.

Un processo di bruciatura è fornito per un allineamento di memoria che ha le punte ridondanti e posizioni accessibili di immagazzinaggio. Il processo di bruciatura include i punti di portare la temperatura dell'allineamento di memoria ad una temperatura predeterminata, verificante tutte le punte nell'allineamento, rilevante le punte difettose e le punte operabili, sostituente le punte difettose con le punte operabili ridondanti, correggente tutti i difetti nell'allineamento in situ ed abbassante la temperatura dell'allineamento di memoria alla temperatura ambientale per realizzare il processo di bruciatura. Un apparecchio per l'avanzamento del processo suddetto è a condizione che include un circuito della prova per la generazione del modello di prova e per l'applicazione del modello di prova all'allineamento di memoria in modo da verificare tutte le punte all'interno dell'allineamento di memoria. Un circuito di confronto, accoppiato al circuito della prova ed adattato alle coppie all'allineamento di memoria, confronta una risposta reale e una risposta prevista dell'allineamento di memoria al modello di prova e rileva le punte difettose ed operabili basate su ciò. Un registro guastato dell'amplificatore di indirizzo, accoppiato al circuito di confronto ed al circuito della prova, immagazzina un indirizzo di ogni posizione accessibile di immagazzinaggio che ha una punta difettosa. Risparmiando la logica di controllo, accoppiata al registro guastato dell'amplificatore di indirizzo ed adattata alle coppie all'allineamento di memoria, legge fuori ogni indirizzo immagazzinato dal registro guastato dell'amplificatore di indirizzo e sostituisce ogni punta difettosa con una punta operabile ridondante.