A memory system that includes a dynamic random access memory (DRAM) cell including an access transistor and a capacitor structure fabricated in a semiconductor substrate. The capacitor structure is fabricated by forming a cavity in a shallow trench isolation region, thereby exposing a sidewall region of the substrate below the upper surface of the substrate. A dielectric layer is formed over the upper surface and the sidewall region of the substrate. A polysilicon layer is formed over the dielectric layer and patterned to form a capacitor electrode of the capacitor structure that extends over the upper surface and the sidewall region of the substrate. The capacitor electrode is partially recessed below the upper surface of the substrate. The polysilicon layer is also patterned to form the gate electrode of the access transistor.

Un sistema di memoria che include una cellula dinamica di memoria di accesso casuale (DRAM) compreso un transistore di accesso e una struttura del condensatore fabbricati in un substrato a semiconduttore. La struttura del condensatore è fabbricata formando una cavità in una regione poco profonda di isolamento della trincea, quindi esponente una regione del muro laterale del substrato sotto la superficie superiore del substrato. Uno strato dielettrico è formato sopra la superficie superiore e la regione del muro laterale del substrato. Uno strato del polysilicon è formato sopra lo strato dielettrico ed è modellato per formare un elettrodo del condensatore della struttura del condensatore che si estende sopra la superficie superiore e la regione del muro laterale del substrato. L'elettrodo del condensatore parzialmente si mette sotto la superficie superiore del substrato. Lo strato del polysilicon inoltre è modellato per formare l'elettrodo di cancello del transistore di accesso.