A method is disclosed for a endian correction at load time, thereby eliminating the need to perform multiple endian correction routines during execution. The method comprises obtaining a platform endian context corresponding to the processor; obtaining a operand endian context indicating the ordering of operands contained in the set of instructions to be loaded; reading an instruction in the set of instructions; determining whether an operational code for the instruction is endian antithetical to the platform endian context; if the operational code for the instruction is endian antithetical, reversing the endian order of the instruction; loading the instruction into an appropriate memory location; and repeating the above steps as required for each instruction until all of the instructions have been loaded into memory.

Метод показан для endian коррекции на временени загрузки, таким образом исключающ потребность выполнить множественные endian режимы коррекции во время исполнения. Метод состоит из получать смысл платформы endian соответствуя к обработчику; получающ смысл операнда endian показывая приказывать операндов, котор содержат в комплекте инструкций быть нагруженным; читать инструкцию в комплекте инструкций; обусловливающ ли рабочее Кодий для инструкции endian антитетическими к смыслу платформы endian; если рабочее Кодий для инструкции endian антитетическими, то обращающ endian заказ инструкции; нагружать инструкцию в соотвествующий участка памяти; и повторяющ вышеуказанные шаги как потребовано для каждой инструкции до всей из инструкций не нагрузить в память.

 
Web www.patentalert.com

< Method and apparatus for dynamic generation of adapters

< Method and apparatus for a network-based mask defect printability analysis system

> Method and system for chip design using remotely located resources

> MIMD array of single bit processors for processing logic equations in strict sequential order

~ 00074