Several peripheral entities, each of which is clocked by its own internal clock signal, can access a memory that is a single-access memory. A priority entity is defined from among the peripheral entities, and the other entities are defined as auxiliary entities. A repetitive time frame is formulated so as to be regulated by the internal clock signal of the priority entity. This time frame is subdivided into several groups of windows that are allocated to the peripheral entities. Each peripheral entity can access the memory only during the windows that are allocated to that entity.

Diversas entidades periféricas, cada uma de que é cronometrada por seu próprio sinal interno do pulso de disparo, podem alcançar uma memória que seja uma memória do único-acesso. Uma entidade da prioridade é definida entre das entidades periféricas, e as outras entidades são definidas como entidades auxiliares. Um frame de tempo repetitivo é formulado para ser regulado pelo sinal interno do pulso de disparo da entidade da prioridade. Este frame de tempo é subdividido em diversos grupos das janelas que são alocadas às entidades periféricas. Cada entidade periférica pode alcançar a memória somente durante as janelas que são alocadas a essa entidade.

 
Web www.patentalert.com

< Method and apparatus for implementing multiple memory buses on a memory module

< Interleaved memory device for burst type access in synchronous read mode with the two semi-arrays independently readable in random access asynchronous mode

> Method and apparatus for mirroring data in a remote data storage system

> Method, system and program products for managing central processing unit resources of a computing environment

~ 00077