A directory-based cache coherency system is disclosed for use in a data processing system having multiple Instruction Processors (IP) and multiple Input/Output (I/O) units coupled through a shared main memory. The system includes one or more IP cache memories, each coupled to one or more IPs and to the shared main memory for caching units of data referred to as cache lines. The system further includes one or more I/O memories within ones of the I/O units, each I/O memory being coupled to the shared main memory for storing cache lines retrieved from the shared main memory. Coherency is maintained through the use of a central directory which stores status for each of the cache lines in the system. The status indicates the identity of the IP caches and the I/O memories having valid copies of a given cache line, and further identifies a set of access privileges, that is, the cache line "state", associated with the cache line. The cache line states are used to implement a state machine which tracks the cache lines and ensures only valid copies of are maintained within the memory system. According to another aspect of the system, the main memory performs continuous tracking and control functions for all cache lines residing in the IP caches. In contrast, the system maintains tracking and control functions for only predetermined cache lines provided to the I/O units so that system overhead may be reduced. The coherency system further supports multiple heterogeneous instruction processors which operate on cache lines of different sizes.

Ein Verzeichnis-gegründetes Pufferspeicherkohärenzsystem wird für Gebrauch in einem Datenverarbeitungssystem freigegeben, das mehrfache Anweisung Prozessoren (IP) hat und die mehrfachen Input/Output (I/O) Maßeinheiten, die durch einen geteilten Hauptspeicher verbunden werden. Das System schließt einen oder mehr IP Cachespeicher ein, jeden verbunden zu einer oder mehr IPS und zum geteilten Hauptspeicher für das Cachieren der Maßeinheiten der Daten, die als Pufferspeicherlinien gekennzeichnet sind. Das System, das weiter ist, schließt ein oder mehr I/O Gedächtnisse innerhalb ein der I/O Maßeinheiten, jedes I/O Gedächtnis ein, das zum geteilten Hauptspeicher für die Speicherung der Pufferspeicherlinien verbunden wird, die vom geteilten Hauptspeicher zurückgeholt werden. Kohärenz wird durch den Gebrauch von einem zentralen Verzeichnis beibehalten, das Status für jede der Pufferspeicherlinien im System speichert. Der Status zeigt die Identität der IP Pufferspeicher und der I/O Gedächtnisse an, die gültige Kopien einer gegebenen Pufferspeicherlinie haben und kennzeichnet weiter einen Satz Zugang Privilegien d.h. die Pufferspeicherlinie "der Zustand", verbunden mit der Pufferspeicherlinie. Die Pufferspeicherlinie Zustände werden benutzt, um eine Zustandmaschine einzuführen, dessen die Pufferspeicherlinien aufspürt und nur gültige Kopien werden beibehalten innerhalb des Gedächtnissystems sicherstellt. Übereinstimmend zu einem anderen Aspekt des Systems, führt der Hauptspeicher ununterbrochene Spurhaltung und Steuerfunktionen für alle Pufferspeicherlinien durch, die in den IP Pufferspeichern liegen. Demgegenüber behält das System Spurhaltung und Steuerfunktionen für nur die vorbestimmten Pufferspeicherlinien bei, die zu den I/O Maßeinheiten bereitgestellt werden, damit System Unkosten verringert werden können. Die Kohärenzsystem weitere Unterstützungsmehrfachen heterogenen Anweisung Prozessoren, die an Pufferspeicherlinien der unterschiedlichen Größen laufen lassen.