Methods and apparatus mask the latency of error detection and/or error correction applied to data transferred between a first memory and a second memory. The method comprises determining whether there is an error in a data unit in the first memory; transferring data based on the data unit from the first memory to a second memory, wherein the transferring step commences before completion of the determining step; and disabling at least part of the second memory if the determining step detects an error in the data unit. The disabling step may be accomplished, for example, by disabling the buffering of an address of the data unit or stalling the second memory.

Методы и приборы маскируют латентность обнаружения ошибки and/or исправления ошибки приложенных к данным возвращенным между первой памятью и второй памятью. Метод состоит из обусловливать будет ли ошибка в блоке данных в первой памяти; перенося данные основанные на блоке данных от первой памяти к второй памяти, при котором перенося шаг начинает перед завершением обусловливая шага; и выводящ по крайней мере часть из строя второй памяти если обусловливая шаг обнаруживает ошибку в блоке данных. Выводя из строя шаг может быть выполнен, например, путем выводить буферность из строя адреса блока или stalling данных вторая память.

 
Web www.patentalert.com

< Masking error detection/correction latency in multilevel cache transfers

< Masking error detection/correction latency in multilevel cache transfers

> Method and apparatus in a data processing system for faster notification of errors in a software build

> Apparatus and method for determining buffered steiner trees for complex circuits

~ 00077