A method and apparatus that generates a simplified, localized version ("a local stall") of a global stall to improve the performance of a pipelined microprocessor. The local stall is generated when a data-dependency hazard is detected for a local consumer. Utilizing circuitry used in the pipelined microprocessor's data-forwarding circuitry, the local stall is generated with a relatively minor increase in circuitry. The local stall is generated much sooner than the global stall, arriving much sooner in a local pipeline. The local pipeline utilizes the local stall to override the global stall, when appropriate, and to ensure that correct data is read for a local consumer and to operate more efficiently than a standard pipeline without a local stall.

Une méthode et un appareil qui produit d'une version simplifiée et localisée ("une stalle locale") d'une stalle globale pour améliorer l'exécution d'un microprocesseur canalisé. La stalle locale est produite quand un risque de donnée-dépendance est détecté pour un consommateur local. Utilisant des circuits utilisés dans les circuits de l'donnée-expédition du microprocesseur canalisé, la stalle locale est produite avec une augmentation relativement mineure dans les circuits. La stalle locale est produite beaucoup plus tôt que la stalle globale, arrivant beaucoup plus tôt dans une canalisation locale. La canalisation locale utilise la stalle locale pour dépasser la stalle globale, si appropriée, et pour s'assurer que des données correctes sont lues pour un consommateur local et pour fonctionner plus efficacement qu'une canalisation standard sans stalle locale.

 
Web www.patentalert.com

< (none)

< System for counting a number of clock cycles such that a count signal is diverted from a cascaded series of write latches to a cascaded series of erase latches

> Mechanism to reorder memory read and write transactions for reduced latency and increased bandwidth

> (none)

~ 00077