A logic test having less over-head for testing a logic circuit in a chip is implemented by constituting a test circuit in the chip without introducing a novel device process of FPGA. A memory of a self-configuration type is provided in the chip and a test circuit is constituted in the memory of a self-configuration type or an ordinary memory through a tester HDL, thereby testing other memories and logic circuits in the chip. The test circuit is reconstituted such that the memory used in the structure of the test circuit can be operated as an ordinary memory.

Um teste da lógica que tem menos despesas gerais para testar um circuito de lógica em uma microplaqueta é executado constituindo um circuito do teste na microplaqueta sem introduzir um processo do dispositivo da novela de FPGA. Uma memória de um tipo do self-configuration é fornecida na microplaqueta e um circuito do teste é constituído na memória de um tipo do self-configuration ou em uma memória ordinária através de um verificador HDL, desse modo testando outros memórias e circuitos de lógica na microplaqueta. O circuito do teste reconstituted tais que a memória usada na estrutura do circuito do teste pode ser operada como uma memória ordinária.