According to the present invention, a method is provided for transistor level calculation of the precharge time of a domino logic circuit. In one version of the invention, the domino logic circuit has a plurality of cascaded stages, at least one stage having an unclocked evaluation path. In this version, the method includes the steps of determining a reset time for at least one stage of the domino circuit, determining a total reset time for the stages upstream of the at least one stage, and summing the reset time of the at least one stage with the total reset time of the cascaded stages upstream of the at least one stage to determine the precharge time. In another version, the method includes the step of performing a circuit analysis of the channel connected transistors in the at least one stage having an unclocked evaluation path.

Entsprechend der anwesenden Erfindung wird eine Methode für Transistorniveauberechnung der Vor-Aufladung Zeit einer Dominokoinzidenzschaltung zur Verfügung gestellt. In einer Version der Erfindung, hat die Dominokoinzidenzschaltung eine Mehrzahl der kaskadischen Stadien, mindestens ein Stadium, das hat, unclocked Auswertung Weg. In dieser Version schließt stellt die Methode die Schritte der Bestimmung einer Zurückstellenzeit für mindestens ein Stadium des Dominostromkreises ein, eine Gesamtzurückstellenzeit für die Stadien stromaufwärts von dem mindestens einem Stadium fest, und summiert die Zurückstellenzeit des mindestens eines Stadiums mit der Gesamtzurückstellenzeit der kaskadischen Stadien stromaufwärts von dem mindestens einem Stadium, die Vor-Aufladung Zeit festzustellen. In einer anderen Version schließt die Methode den Schritt des Durchführens einer Stromkreisanalyse der Führung verbundenen Transistoren im mindestens einem Stadium ein, das hat, unclocked Auswertung Weg.