A high order SINC interpolator and as a high order SINC decimator. The high order SINC interpolator includes an interpolator input and a plurality of cascades of integrators. The inputs of each of the cascades are coupled to the interpolator input through a low frequency delay circuit. The outputs of each of the cascades of integrators are coupled through a plurality of adders to generate a single interpolator output. The high order SINC decimator includes a decimator input and a plurality of cascades of integrators. The decimator input is coupled to the input of each of the cascades of the integrators. At least one low frequency delay circuit is coupled to an output of the cascades of the integrators and the output of each low frequency delay circuit is coupled to the decimator output through an adder.

Интерполятор строгого порядк порядка SINC и как decimator строгого порядк порядка SINC. Интерполятор строгого порядк порядка SINC вклюает входной сигнал интерполятора и множественность каскадов интеграторов. Входные сигналы каждого из каскадов соединены к интерполятору, котор входной сигнал через низкую частотность задерживает цепь. Выходы каждого из каскадов интеграторов соединены через множественность сумматоров для того чтобы произвести одиночный выход интерполятора. Decimator строгого порядк порядка SINC вклюает входной сигнал decimator и множественность каскадов интеграторов. Входной сигнал decimator соединен к входному сигналу каждого из каскадов интеграторов. По крайней мере одна низкая частотность задерживает цепь соединена к выходу каскадов интеграторов и выход каждой низкой частотности задерживает цепь соединен к decimator ому через сумматор.