Input signal dull values in a targeted set-up error path are read from a delay information file, in this path, a cell in a proceeding stage of the cell with the largest input signal dull value is selected, a cell which is in the same family as the selected cell and has a driving capability being closest to and larger than that of the selected cell is searched in a logic information file, and the selected cell is replaced with the searched cell. When the same type of timing error paths have a common part, a cell in the common part is replaced or this part is inserted with a cell. If the common part is on the downstream side, a cell at the most downstream side is selected, and if on the upstream side, a cell at the most upstream side is selected, and the selected cell is replaced, or a cell is inserted into the input or output side wiring of the selected cell. If different types of timing error paths have a common part, a cell at an uncommon part is replaced or a cell is inserted into this part, or the number of set-up error paths and the number of hold error paths are counted for each cell in the targeted timing error path, whereby, based on the counts, a cell to be replaced is selected or the cell insertion position is determined according to the priority order.

Des valeurs mates de signal d'entrée dans un chemin visé d'erreurs d'installation sont lues d'un dossier de l'information de retarder, dans ce chemin, d'une cellule à une étape de marche à suivre de la cellule avec le plus grand signal d'entrée la valeur que mate est choisie, une cellule à la laquelle est dans la même famille que la cellule choisie et a des possibilités d'entraînement être le plus étroit et plus grand que cela de la cellule choisie est recherchée dans un dossier de l'information de logique, et la cellule choisie est remplacée avec la cellule recherchée. Quand le même type de chemins d'erreurs de synchronisation ont une partie commune, une cellule dans la partie commune est remplacée ou la présente partie est insérée avec une cellule. Si la partie commune est du côté descendant, une cellule sur le côté le plus descendant est choisie, et si du côté ascendant, une cellule sur le côté le plus ascendant est choisie, et la cellule choisie est remplacée, ou une cellule est insérée dans le câblage latéral d'entrée ou de rendement de la cellule choisie. Si les différents types de chemins d'erreurs de synchronisation ont une partie commune, une cellule à une partie rare est remplacée ou une cellule est insérée dans la présente partie, ou le nombre de chemins d'erreurs d'installation et le nombre de chemins d'erreurs de prise sont comptés pour chaque cellule dans le chemin de synchronisation visé d'erreurs, par lequel, basé sur les comptes, une cellule à remplacer soit choisie ou la position d'insertion de cellules soit déterminée selon l'ordre prioritaire.