A method for providing a fill pattern for integrated circuit designs is disclosed. A keepout file having keepout data is generated from a chip design layout file having chip design layout data. The keepout file includes a map of areas of an integrated circuit design where fill patterns cannot be placed. The map of areas from the keepout file is then overlaid with a fill pattern to yield a fill-pattern file. Fill patterns from the fill-pattern file is removed from locations that coincide with locations as defined by the keepout data to yield a final-fill file with crucial fill pattern data. The crucial fill pattern data from the final-fill file is overlaid on the design layout data in the chip design layout file to yield a complete design layout file. Finally, the design rule integrity and logical to physical correspondence of the complete design layout file is verified.

Un metodo per fornire un modello di materiale di riempimento per i disegni del circuito integrato è rilevato. Una lima del keepout che ha dati del keepout è generata da una lima della disposizione di disegno del circuito integrato che ha dati della disposizione di disegno del circuito integrato. La lima del keepout include un programma delle zone di un disegno del circuito integrato dove i modelli di materiale di riempimento non possono essere disposti. Il programma delle zone dalla lima del keepout è allora overlaid con un modello di materiale di riempimento per rendere una lima del riemp-modello. I modelli di materiale di riempimento dalla lima del riemp-modello è rimosso dalle posizioni che coincidono con le posizioni come definito dai dati del keepout per rendere finale-riempia la lima di dati cruciali del modello di materiale di riempimento. I dati cruciali del modello di materiale di riempimento dal finale-riempiono la lima sono overlaid sui dati della disposizione di disegno nella lima della disposizione di disegno del circuito integrato per rendere una lima completa della disposizione di disegno. Per concludere, l'integrità di regola di disegno ed il logico a corrispondenza fisica della lima completa della disposizione di disegno è verificata.