An automatic delay technique for early "read" and "write" memory access operations in synchronous dynamic random access memory ("SDRAM") devices and those integrated circuit devices employing embedded SDRAM arrays. A circuit and method is provided which controls the internal column select ("Yi") and data signals such that the column address strobe ("/CAS") signal is allowed to go "active" in advance of that otherwise possible in conjunction with conventional SDRAM arrays. In an exemplary embodiment, the column select signals ("read" or "write") are delayed until either the corresponding, pre-decoded column address signal or the respective column clock signal is valid, whichever occurs later.

Ein automatisches verzögert Technik für "früh gelesen" und "schreiben Sie" Speicherzugriffbetriebe in synchrone dynamische Vorrichtungen des RAMS ("SDRAM") und jene in die Vorrichtungen des integrierten Stromkreises, die eingebettete SDRAM Reihen einsetzen. Ein Stromkreis und eine Methode wird zur Verfügung gestellt, die die interne auserwählte Spalte ("Yi") steuert und Daten signalisieren so, daß das Signal des Spaltenadresse-Röhrenblitzes ("/ CAS") zu gehen "aktiv" im Vorsprung vor dem erlaubt wird, das in Verbindung mit herkömmlichen SDRAM Reihen anders möglich ist. In einer mustergültigen Verkörperung ist die Spalte, die auserwählte Signale ("gelesen" oder "schreiben Sie") entweder bis das Entsprechen, vor-decodiertes Spaltenadressesignal oder das jeweilige Spalte Taktgebersignal verzögert werden, gültig, welches später auftritt.