A semiconductor memory device. The device includes a bit line, a memory cell coupled to the bit line a word line coupled to the memory cell. A first time between the receiving of a read command for a read operation in order to read data from the memory cell and the beginning of read operation is different from a second time between the receiving of a write command for a write operation in order to write data to the memory cell and the beginning of the write operation.

Un dispositivo di memoria a semiconduttore. Il dispositivo include una linea della punta, una cellula di memoria accoppiata alla linea della punta una linea di parola accoppiata alla cellula di memoria. Una prima volta fra la ricezione di un ordine colto per i dati protetti di operazione di lettura per dalla cellula di memoria e l'inizio dell'operazione di lettura รจ differente da una seconda volta fra la ricezione di un ordine di scrittura per un funzionamento di scrittura per scrivere i dati alla cellula di memoria e l'inizio del funzionamento di scrittura.

 
Web www.patentalert.com

< Recovery from instruction fetch errors in hypervisor code

< Microprocessor with non-aligned scaled and unscaled addressing

> Method for switching between modes of operation

> Clustered architecture in a VLIW processor

~ 00083