In order to provide an improved wiring management approach, a multiple port memory apparatus (200) is proposed, which comprises a first memory field of a first memory array (201) of at least three memory arrays (201, 202, 203) storing first data, wherein the first memory field is identified by a first address, a first memory field of a second memory array (202) of the at least three memory arrays (201, 202, 203) storing second data, wherein the first memory field of the second memory array (202) is also identified by the first address, and a first memory field of a third memory array (203) of the at least three memory arrays (201, 202, 203) storing select data indicating, whether the first data or the second data, each stored under the first address but in different memory arrays, have been lastly written.

Um eine verbesserte verdrahtende Managementannäherung zur Verfügung zu stellen, wird ein mehrfacher Portgedächtnisapparat (200), der ein erstes Gedächtnis enthält auffangen von einer ersten Gedächtnisreihe (201) von mindestens drei Gedächtnisreihen (201, 202, 203) erste Daten speichernd, worin das erste Gedächtnis auffangen wird gekennzeichnet durch eine erste Adresse, ein erstes Gedächtnis auffangen von einer zweiten Gedächtnisreihe (202) der mindestens drei Gedächtnisreihen (201, 202, 203) zweite Daten speichernd vorgeschlagen, worin das erste Gedächtnis von der zweiten Gedächtnisreihe (202) wird auch gekennzeichnet durch die erste Adresse auffangen und ein erstes Gedächtnis auffangen von einer dritten Gedächtnisreihe (203) der mindestens drei Gedächtnisreihen (201, 202, 203) die auserwählten Daten speichernd, die anzeigen, ob die ersten Daten oder die zweiten Daten, jede, die unter der ersten Adresse aber im unterschiedlichen Speicher gespeichert wird, kleiden, sind zuletzt geschrieben worden.