A fail repair circuit of a nonvolatile ferroelectric memory device and a method for repairing the same are disclosed, in which a redundancy time can be reduced and a redundancy algorithm can be changed or added at any time. The fail repair circuit includes: a memory test logic block generating a redundancy active pulse (RAP) if a row address including a fail bit to be repaired is found during test; a power-up sensor generating a power-up pulse if a stable power source voltage is sensed; a first redundancy control block generating first to fifth control signals ENN, ENP, EQN, CPL, and PREC and a sixth control signal ENW in response to the RAP and the power-up pulse; a counter generating n bit counter bit signal increased by one bit through the RAP to correspond to the number of redundancy bits; a redundancy counter decoding control block generating an activated coding signal ENW in response to the counter bit signal of the counter and the sixth control signal ENW; and a redundancy coding block outputting a master signal in response to the coding signal ENW and the first to fifth control signals, programming a fail address in a plurality of redundancy coding cells, and outputting seventh and eighth control signals REN and RPUL to repair the programmed fail address.

Ein Ausfallenreparaturstromkreis eines permanenten ferroelectric größtintegrierten Speicherbauelements und eine Methode für die Reparatur dasselbe werden freigegeben, in denen eine Redundanzzeit verringert werden kann und ein Redundanzalgorithmus jederzeit geändert werden oder addiert werden kann. Der Ausfallenreparaturstromkreis schließt ein: ein Gedächtnistest-Logikblock, der einen aktiven Impuls der Redundanz (RAP) erzeugt wenn eine Reihe Adresse einschließlich eine repariert zu werden Ausfallenspitze während des Tests gefunden wird; ein anschaltender Sensor, der einen anschaltenden Impuls erzeugt, wenn eine beständige Energiequellespannung abgefragt wird; ein erster Redundanzkennblock, der zuerst zu den fünften Steuersignalen ENN, ENP, EQN, KOMPLETTES und PREC und ein 6. Steuersignal ENW in Erwiderung auf den RAP und den anschaltenden Impuls erzeugt; ein erzeugendes n Spitze Zählbitgegensignal nahm um ein Bit durch den RAP zu, um der Zahl Redundanzspitzen zu entsprechen; ein Redundanzdecodierung Gegenkennblock, der ein aktiviertes kodierensignal ENW in Erwiderung auf das Zählbitsignal des Kostenzählers und das 6. Steuersignal ENW erzeugt; und ein Redundanzkodierungblock, der ein Vorlagensignal in Erwiderung auf das Kodierungsignal ENW und die ersten bis fünften Steuersignale ausgibt, eine Ausfallenadresse in einer Mehrzahl der Redundanzkodierungzellen programmierend und geben die 7. und achten Steuersignale REN und RPUL aus, die programmierte Ausfallenadresse zu reparieren.