A multiport memory has a plurality of RAMs and a port expansion unit electrically connected to access ports of the RAMs. The port expansion unit includes an input circuit which allows access control information for activating the RAMs in parallel every memory cycles to be collectively inputted thereto by a plurality of memory cycles, a timing generator which generates internal clock signals capable of serially prescribing each memory cycle plural times during one cycle of a clock signal (ck), and a logic circuit capable of sequentially supplying the access control information inputted to the input circuit to the plurality of RAMs in parallel in parts every serial memory cycles synchronized with the internal clock signals. The port expansion unit allows access to the access ports with the plurality of RAMs as a single multiport memory apparently.

Ein multiport Gedächtnis hat eine Mehrzahl von RAMAS und eine Portexpansion Maßeinheit, die elektrisch an Zugang Tore der RAMAS angeschlossen wird. Die Portexpansion Maßeinheit schließt einen Eingang Stromkreis ein, der Zugriffssteuerunginformationen für das Aktivieren der RAMAS in der Ähnlichkeit durch eine Mehrzahl erlaubt der Gedächtniszyklen zusammen die dazu eingegeben zu werden Zyklen jedes Gedächtnisses, eine Synchronisiereinheit, die die internen Taktgebersignale erzeugt, die zu plural Zeiten jedes Gedächtniszyklus während eines Zyklus eines Taktgebersignals (ck) serienmäßig vorschreiben fähig sind, und eine Koinzidenzschaltung fähig zu die Zugriffssteuerunginformation geeingeben an den Eingang Stromkreis der Reihe nach liefern zur Mehrzahl von RAMAS in der Ähnlichkeit in den Teilen, die jedes Serienspeichers Zyklen mit den internen Taktgebersignalen synchronisierten. Die Portexpansion Maßeinheit erlaubt Zugang zu den Zugang Toren mit der Mehrzahl von RAMAS als einzelnes multiport Gedächtnis anscheinend.