A structure and method for an integrated circuit which includes read/write memory having a plurality of memory devices, each of the memory devices having a unique address; a built-in self-test (BIST) engine, the BIST engine having a controller responsive to a test enable signal and operative to generate and store test data in the read/write memory; a comparator operative to compare retrieved data read from the read/write memory and the test data during a first pass test, the comparator identifying failed cycles where the retrieved data does not correspond correctly to the test data; and a diagnostic unit operative to store the failed cycles and being responsive to the controller generating and storing the test data in the read/write memory and operative to store failed data and failing addresses during a first pass test, wherein the BIST engine stops only at each of the failed cycles during the first pass test.

Una struttura e un metodo per un circuito integrato che include la memoria lettura /scrittura che ha una pluralità di dispositivi di memoria, ciascuno dei dispositivi di memoria che hanno un indirizzo unico; un motore di prova d'autoverifica incorporato (BIST), il motore di BIST che ha un regolatore sensible a reagire ad una prova permette il segnale e l'operatore generare e memorizzare i dati di prova nella memoria lettura /scrittura; un operatore del comparatore per confrontare i dati richiamati colti dalla memoria lettura /scrittura ed i dati di prova durante la prima prova del passo, il comparatore che identifica i cicli guastati in cui i dati richiamati non corrispondono correttamente ai dati di prova; e un operatore dell'unità diagnostica per immagazzinare i cicli guastati ed essere sensible a reagire al regolatore che genera e che memorizza i dati di prova nella memoria e nell'operatore letturi /scritturi per immagazzinare ha venuto a mancare i dati e gli indirizzi venenti a mancare durante la prima prova del passo, in cui gli arresti del motore di BIST soltanto a ciascuno dei cicli guastati durante la prima prova del passo.

 
Web www.patentalert.com

< Method and system for determining common failure modes for integrated circuits

< Streamlined initialization and refresh of file system directory limits

> Case-insensitive custom tag recognition and handling

> Network event correlation system using formally specified models of protocol behavior

~ 00089