A method for determining common failure modes of an integrated circuit device under test is disclosed. In an exemplary embodiment of the invention, a test pattern is applied to a series of inputs of the device under test. A set of output data generated by the device under test is then compared to a set of expected data, with the set of output data being generated by the device under test in response to the test pattern. It is then determined whether the set of output data has passed the test, with the set of output data passing the test if the set of output data matches the set of expected data. If the set of output data has not passed the test, then it is determined whether an output signature corresponding to the set of output data matches a previously stored output signature. Fail data corresponding to the output signature is then stored if the output signature matches a previously stored output signature.

Une méthode pour déterminer des modes de défaillance communs d'un dispositif de circuit intégré à l'essai est révélée. Dans un mode de réalisation exemplaire de l'invention, une carte-test est appliquée à une série d'entrées du dispositif à l'essai. Un ensemble de données de rendement produites par le dispositif à l'essai est alors comparé à un ensemble de données prévues, à l'ensemble de données de rendement produit par le dispositif à l'essai en réponse à la carte-test. On le détermine alors si l'ensemble de données de rendement a passé l'essai, avec l'ensemble de données de rendement passant l'essai si l'ensemble de données de rendement assortit l'ensemble de données prévues. Si l'ensemble de données de rendement n'a pas passé l'essai, alors on le détermine si une signature de rendement correspondant à l'ensemble de données de rendement assortit une signature précédemment stockée de rendement. Des données d'échouer correspondant à la signature de rendement sont alors stockées si la signature de rendement assortit une signature précédemment stockée de rendement.