A VLIW processor design system automates the design of programmable and non-programmable VLIW processors. The system takes as input an opcode repertoire, the I/O format of the opcodes, a register file specification, and instruction-level parallelism constraints. With this input specification, the system constructs a datapath, including functional units, register files and their interconnect components from a macrocell database. The system uses the input and the datapath to generate an instruction format design. The instruction format may then be used to construct the processor control path. The abstract input and datapath may be used to extract a machine description suitable to re-target a compiler to the processor. To optimize the processor for a particular application program, the system selects custom instruction templates based on operation issue statistics for the application program generated by the re-targeted compiler.

Um sistema de projeto do processador de VLIW automatiza o projeto de processadores programáveis e non-programmable de VLIW. O sistema faz exame como a entrada de um repertoire do opcode, do formato de I/O dos opcodes, de uma especificação da lima do registo, e de confinamentes do paralelismo do instrução-nível. Com esta especificação da entrada, as construções do sistema um datapath, including unidades funcionais, registo arquivam e seus componentes do interconnect de uma base de dados do macrocell. O sistema usa a entrada e o datapath gerar um projeto do formato de instrução. O formato de instrução pode então ser usado construir o trajeto do controle do processador. A entrada e o datapath abstratos podem ser usados extrair um re-alvo apropriado da descrição da máquina um compilador ao processador. Para optimize o processador para um programa de aplicação particular, o sistema seleciona os moldes feitos sob encomenda da instrução baseados em statistics da edição da operação para o programa de aplicação gerado pelo compilador re-alvejado.

 
Web www.patentalert.com

< Methods and systems of using result buffers in parity operations

< Computer program product and method for partial paging and eviction of microprocessor instructions in an embedded computer

> Method for event recording in java

> Method and system for determining common failure modes for integrated circuits

~ 00091