A disk controller includes memory that is accessible by both a microprocessor and hardware parity logic. Parity-related operations are identified by scenario, and parity coefficient subsets are stored in a memory table for each different parity-related calculation scenario. To perform a particular parity-related operation, the microprocessor determines the operation's scenario and identifies the corresponding coefficient subset. The hardware parity logic is then instructed to perform the appropriate parity computation, using the identified coefficient subset. In one embodiment, parity segments are calculated by a parity segment calculation module that is embodied as an application specific integrated circuit (ASIC). The ASIC includes one or more result buffers for holding intermediate computation results, one or more mathematical operator components configured to receive data segments and coefficients associated with the data segments and operate on them to provide intermediate computation results that can be written to the one or more result buffers, and one or more feedback lines. The feedback lines are coupled between an associated result buffer and an associated mathematical operator component and provide an intermediate computation result to the math operator for use in calculating parity segments.

Een schijfcontrolemechanisme omvat geheugen dat door zowel een microprocessor als de logica van de hardwarepariteit toegankelijk is. de op pariteit betrekking hebbende verrichtingen worden geïdentificeerd door scenario, en de ondergroepen van de pariteitscoëfficiënt worden opgeslagen in een geheugenlijst voor elk verschillend op pariteit betrekking hebbend berekeningsscenario. Om een bepaalde op pariteit betrekking hebbende handeling uit te voeren, bepaalt de microprocessor het scenario van de verrichting en identificeert de overeenkomstige coëfficiëntenondergroep. De logica van de hardwarepariteit wordt dan opgedragen om de aangewezen pariteitsberekening uit te voeren, gebruikend de geïdentificeerde coëfficiëntenondergroep. In één belichaming, worden de pariteitssegmenten berekend door een de berekeningsmodule van het pariteitssegment die als toepassing-specifieke geïntegreerde schakeling wordt opgenomen (ASIC). ASIC omvat één of meerdere resultaatbuffers voor resultaten van de holdings de tussentijdse berekening, één of meerdere wiskundige exploitantcomponenten die worden gevormd om gegevenssegmenten en coëfficiënten te ontvangen verbonden aan de gegevenssegmenten en op hen te werken om tussentijdse berekeningsresultaten op te leveren die aan de één of meerdere resultaatbuffers, en één of meerdere terugkoppelingslijnen kunnen worden geschreven. De terugkoppelingslijnen worden gekoppeld tussen een bijbehorende resultaatbuffer en een bijbehorende wiskundige exploitantcomponent en opleveren een tussentijds berekeningsresultaat aan de mathexploitant voor gebruik in het berekenen van pariteitssegmenten.