A method for automatically running a plurality of interactive programs that
are necessary to complete a VLSI design and verification is disclosed.
Layout data is completed and saved. Multiple programs of the VLSI logic
are launched using this data. The submission of design programs (jobs)
operate as program "states" with each program state having data inputs,
data outputs possibly receiving logic inputs and generating logic outputs.
The data inputs and data outputs may be conditional in that they were
generated from other program states that may not have executed error free.
Logic routines generate the logic signals which are logic combinations of
the generated logic outputs and these logic signals may be used to launch
other program states. Once the method is started, a designer simply
corrects errors that occur and then re-starts the design process. The
method keeps unconditional outputs of program states and updates
conditional outputs and the program states execute until the VLSI design
and verification is completed.
Показан метод для автоматически бежать множественность взаимодействующих программ обязательно для выполнения конструкции и проверки vlsi. Закончены и сохранены данные по плана. Запущены множественные программы логики vlsi использующ эти данные. Представление программа конструкторских работ (работ) работает по мере того как программа "заявляет" при каждое положение программы имея вводы данных, выходы данных по возможности получая входные сигналы логики и производя выходы логики. Вводы данных и выходы данных могут быть условно в что они были произведены от других положений программы не могут исполнить ошибку свободно. Режимы логики производят сигналами логики будут комбинации логики произведенных выходов логики и эти сигналы логики могут быть использованы для того чтобы запустить другие положения программы. Как только метод начат, конструктор просто исправляет ошибки которые происходят и после этого повторяет старт процесса конструкции. Выходы содержаний метода безусловные положений программы и выходов уточнений условно и положений программы исполняют до тех пор пока не выполнить конструкция и проверка vlsi.
